可程式邏輯晶片FPGA驅動設計HDL Verilog設計實務班第01期 尚未開放報名
| 上課時間 | 星期六9:00~16:00(其中2/27、4/3停課乙次) |
|---|---|
| 起訖日期 | 2027-02-20 – 2027-04-17 |
| 報名期間 | 2027-01-21 – 2027-02-17 |
| 分類 | 電腦資訊 |
| 來源分類 | 其他資訊專業人員 |
上課地點
資料來源
| 來源 | 連結 | 提供欄位 | 最後確認 |
|---|---|---|---|
| taiwanjobs | 原始頁面 | categoryRaw、enrollment、provider、schedule、sourceUrl、title | 2026-09-15 |